Blog

Jan 05, 2024

Rencontrez le Forksheet : Imec's In

Les fabricants de processeurs informatiques les plus avancés se situent au milieu du

Les fabricants de processeurs informatiques les plus avancés sont au milieu du premier grand changement dans l'architecture des appareils en une décennie - le passage des finFET aux nanofeuilles. 10 autres années devraient apporter un autre changement fondamental, où les dispositifs à nanofeuilles sont empilés les uns sur les autres pour former des FET complémentaires (CFET), capables de réduire de moitié la taille de certains circuits. Mais cette dernière décision risque d'être lourde, selon les experts. Un transistor intermédiaire appelé le forksheet pourrait continuer à rétrécir les circuits sans autant de travail.

L'idée du forksheet est venue de l'exploration des limites de l'architecture nanosheet, explique Julien Ryckaert, vice-président des technologies logiques chez Imec. La principale caractéristique de la nanofeuille est ses empilements horizontaux de rubans de silicium entourés de sa grille de contrôle du courant. Bien que les nanofeuilles ne soient entrées en production que récemment, les experts recherchaient déjà leurs limites il y a des années. Imec a été chargé de déterminer "à quel moment la nanofeuille commencera à s'accumuler", dit-il.

L'équipe de Ryckaert a découvert que l'une des principales limites à la réduction de la logique basée sur les nanofeuilles est de maintenir la séparation entre les deux types de transistors qui composent la logique CMOS. Les deux types - NMOS et PMOS - doivent maintenir une certaine distance pour limiter la capacité qui sape les performances et la consommation d'énergie des appareils. "La feuille de fourche est un moyen de briser cette limitation", déclare Ryckaert.

Au lieu de dispositifs individuels à nanofeuilles, le schéma de feuille de fourche les construit par paires de chaque côté d'une paroi diélectrique. (Non, cela ne ressemble pas vraiment à une fourchette.) Le mur permet de rapprocher les appareils sans causer de problème de capacité, explique Naoto Horiguchi, directeur de la technologie CMOS chez Imec. Les concepteurs pourraient utiliser l'espace supplémentaire pour réduire les cellules logiques, ou ils pourraient utiliser l'espace supplémentaire pour construire des transistors avec des feuilles plus larges conduisant à de meilleures performances, dit-il.

Les transistors de pointe sont déjà en train de passer de l'architecture des transistors à effet de champ à ailettes (FinFET) aux nanofeuilles. Le but ultime est d'empiler deux appareils l'un sur l'autre dans une configuration CFET. Le forksheet peut être une étape intermédiaire sur le chemin.Imec

"Le CFET est probablement l'architecture CMOS ultime", déclare Horiguchi à propos de l'appareil qu'Imec s'attend à ce qu'il soit prêt pour la production vers 2032. Mais il ajoute que "l'intégration du CFET est très complexe". Forksheet réutilise la plupart des étapes de production de nanofeuilles, ce qui pourrait en faciliter la tâche, dit-il. Imec prédit qu'il pourrait être prêt vers 2028.

Il reste cependant de nombreux obstacles à franchir. "C'est plus complexe qu'on ne le pensait initialement", dit Horiguchi. Du point de vue de la fabrication, la paroi diélectrique est un peu un casse-tête. Il existe plusieurs types de diélectriques utilisés dans les CMOS avancés et plusieurs étapes qui impliquent leur gravure. Faire des forksheets signifie graver ces autres sans attaquer accidentellement le mur. Et la question reste ouverte de savoir quels types de transistors devraient aller de chaque côté du mur, dit Horiguchi. L'idée initiale était de mettre PMOS d'un côté et NMOS de l'autre, mais il peut y avoir des avantages à mettre le même type des deux côtés à la place.