MIPS fait appel à Siemens FPGA pour RISC

Blog

MaisonMaison / Blog / MIPS fait appel à Siemens FPGA pour RISC

Nov 13, 2023

MIPS fait appel à Siemens FPGA pour RISC

Dans le cadre de cette collaboration, MIPS utilise la plate-forme Siemens Veloce proFPGA pour

Dans le cadre de cette collaboration, MIPS utilise la plate-forme Siemens Veloce proFPGA pour faire la démonstration des cœurs MIPS, y compris l'eVocore P8700. Le cœur, le premier processeur Out-of-Order (OoO) avec une évolutivité cohérente multithread, multicœur et multicluster, a déjà été adopté pour des applications telles que la conduite autonome et les systèmes avancés d'aide à la conduite (ADAS).

L'exécution des processeurs RISC-V sur la plate-forme proFPGA permet aux développeurs de valider leurs systèmes finaux avant le silicium. Les clients peuvent ajouter leur logique et leurs accélérateurs personnalisés et valider leur système sur puce (SoC) pour une fonctionnalité optimale. En outre, la plate-forme Veloce proFPGA de Siemens donnera aux équipes logicielles des clients un accès complet au système matériel de prototypage, aux outils logiciels et aux points de débogage de la plate-forme, permettant un développement logiciel précoce et une conception de code matériel-logiciel.

« Alors qu'un nombre croissant de concepteurs de SoC passent au RISC-V pour leurs futures conceptions, nous constatons un intérêt croissant pour nos processeurs eVocore en raison du niveau d'évolutivité inégalé qu'ils offrent », a déclaré Desi Banatao, PDG de MIPS. "Nous sommes ravis de collaborer avec Siemens pour permettre à nos clients de bénéficier de toutes les fonctionnalités et de tous les outils de notre eVocore P8700, le meilleur de sa catégorie, ainsi que de la capacité évolutive et de la flexibilité offertes par la plate-forme Veloce proFPGA de Siemens."

Les développeurs peuvent également ajouter leurs propres accélérateurs aux systèmes avec le P8700 tout en maintenant la cohérence avec jusqu'à 64 clusters et 8 cœurs par cluster et 2 threads par cœur.

Le prototype de FPGA de bureau peut être utilisé avec différents types de charges de travail, avec des bancs de test intégrés et des connexions en circuit à du matériel externe comme des générateurs Ethernet ou des bus PCI Express. Cela permet à MIPS de prendre en charge plusieurs configurations, en commençant par un processeur à un seul cœur et à un seul thread jusqu'à des configurations multicœurs et multicluster.

« La complexité croissante des conceptions de SoC nécessite des outils de prototypage plus conséquents », a déclaré Jean-Marie Brunet, vice-président et directeur général de la vérification assistée par le matériel chez Siemens Digital Industries Software. "Nous sommes ravis d'aider les clients et les développeurs de MIPS à suivre le rythme accéléré de l'innovation en fournissant des solutions de prototypage puissantes et évolutives adaptées à leurs cas d'utilisation, de l'IP au sous-système en passant par le SoC."

www.mips.com ; www.siemens.com